侵權投訴

淺談緩存一致性協議 處理器與內存之間交互技術

39度創意研究所 2020-10-16 14:39 次閲讀

零、開局

前兩天我搞了兩個每日一個知識點,對多線程併發的部分知識做了下概括性的總結。但通過小夥伴的反饋是,那玩意寫的比較抽象,看的雲裏霧裏暈暈乎乎的。有興趣的可以看看

每日一個知識點:Volatile 和 CAS 的弊端之總線風暴

每日一個知識點系列:volatile的可見性原理

所以又針對多線程底層這一塊再重新做下系統性的講解。有興趣的朋友可以先看下前兩節,可以説是個籠統的概念版。

好了,迴歸正題。在多線程併發的世界裏synchronized、volatile、JMM是我們繞不過去的技術坎,而重排序、可見性、內存屏障又有時候搞得你一臉懵逼。有道是知其然知其所以然,瞭解了底層的原理性問題,不論是日常寫BUG還是面試都是必備神器了。

先看幾個問題點:

1、處理器與內存之間是怎麼交互的?

2、什麼是緩存一致性協議?

3、高速緩存內的消息是怎麼更新變化的?

4、內存屏障又和他們有什麼關係?

如果上面的問題你都能倒背如流,那就去看看電影放松下吧!

一、高速緩存

目前的處理器的處理能力要遠遠的勝於主內存(DRAM)訪問的效率,往往主內存執行一次讀寫操作所需的時間足夠處理器執行上百次指令。所以為了填補處理器與主內存之間的差距,設計者們在主內存和處理器直接引入了高速緩存(Cache)。如圖:

其實在現代處理器中,會有多級高速緩存。一般我們會成為一級緩存(L1 Cache)、二級緩存(L2 Cache)、三級緩存(L3 Cache)等,其中一級緩存一般會被集成在CPU內核中。如圖:

內部結構

高速緩存存在於每個處理器內,處理器在執行讀、寫操作的時候並不需要直接與內存交互,而是通過高速緩存進行。

高速緩存內其實就是為應用程序訪問的變量保存了一個數據副本。高速緩存相當於一個容量極小的散列表(Hash Table),其鍵是一個內存地址,值是內存數據的副本或是我們準備寫入的數據。從其內部來看,其實相當於一個拉鍊散列表,也就是包含了很多桶,每個桶上又可以包含很多緩存條目(想想HashMap),如圖:

緩存條目

在每個緩存條目中,其實又包含了Tag、Data Block、Flag三個部分,咱們來個小圖:

**Data Block : **也就是我們常常叨叨的緩存行(Cache Line),她其實是高速緩存與主內存間進行數據交互的最小單元,裏面存儲着我們需要的變量數據。

**Tag : **包含了緩存行中數據內存地址的信息(其實是內存地址的高位部分的比特)

Flag : 標識了當前緩存行的狀態(MESI咯)

那麼,我們的處理器又是怎麼尋找到我們需要的變量呢?

不多説,上圖:

其實,在處理器執行內存訪問變量的操作時,會對內存地址進行解碼的(由高速緩存控制器執行)。而解碼後就會得到tag、index 、offset三部分數據。

index : 我們知道高速緩存內的結構是一個拉鍊散列表,所以index就是為了幫我們來定位到底是哪個緩存條目的。

tag : 很明顯和我們緩存條目中的Tag 一樣,所以tag 相當於緩存條目的編號。主要用於,在同一個桶下的拉鍊中來尋找我們的目標。

offset : 我們要知道一個前提,就是一個緩存條目中的緩存行是可以存儲很多變量的,所以offset的作用是用來確定一個變量在緩存行中的起始位置。

所以,在如果在高速緩存內能找到緩存條目並且定位到了響應的緩存行,而此時緩存條目的Flag標識為有效狀態,這時候也就是我們所説的緩存命中(Cache Hit),否則就是緩存未命中(Cache Miss)。

緩存未命又包括讀未命中(Read Miss)和寫未命中(Write Miss)兩種,對應着對內存的讀寫操作。

而在讀未命中(Read Miss) 產生時,處理器所需要的數據會從主內存加載並被存入高速緩存對應的緩存行中,此過程會導致處理器停頓(Stall)而不能執行其他指令。

二、緩存一致性協議

在多線程進行共享變量訪問時,因為各個線程執行的處理器上的高速緩存中都會保存一份變量的副本數據,這樣就會有一個問題,那當一個副本更新後怎麼保證其它處理器能馬上的獲取到最新的數據。這其實就是緩存一致性的問題,其本質也就是怎麼防止數據的髒讀。

為了解決這個問題,處理器間出現了一種通信機制,也就是緩存一致性協議(Cache Coherence Protocol)。

MESI是什麼

緩存一致性協議有很多種,MESI(Modified-Exclusive-Shared-Invalid)協議其實是目前使用很廣泛的緩存一致性協議,x86處理器所使用的緩存一致性協議就是基於MESI的。

我們可以把MESI對內存數據訪問理解成我們常用的讀寫鎖,它可以使對同一內存地址的讀操作是併發的,而寫操作是獨佔的。所以在任何時刻寫操作只能有一個處理器執行。而在MESI中,一個處理器要向內存寫數據時必須持有該數據的所有權。

MESI將緩存條目的狀態分為了Modified、Exclusive、Shared、Invalid四種,並在此基礎上定義了一組消息用於處理器的讀、寫內存操作。如圖:

MESI的四種狀態

所以MESI其實就是使用四種狀態來標識了緩存條目當前的狀態,來保證了高速緩存內數據一致性的問題。那我們來仔細的看下四種狀態

Modified :

表示高速緩存中相應的緩存行內的數據已經被更新了。由於MESI協議中任意時刻只能有一個處理器對同一內存地址對應的數據進行更新,也就是説再多個處理器的高速緩存中相同Tag值的緩存條目只能有一個處於Modified狀態。處於此狀態的緩存條目中緩存行內的數據與主內存包含的數據不一致。

Exclusive:

表示高速緩存相應的緩存行內的數據副本與主內存中的數據一樣。並且,該緩存行以獨佔的方式保留了相應主內存地址的數據副本,此時其他處理上高速緩存當前都不保留該數據的有效副本。

Shared:

表示當前高速緩存相應緩存行包含相應主內存地址對應的數據副本,且與主內存中的數據是一致的。如果緩存條目狀態是Shared的,那麼其他處理器上如果也存在相同Tag的緩存條目,那這些緩存條目狀態肯定也是Shared。

Invalid:

表示該緩存行中不包含任何主內存中的有效數據副本,這個狀態也是緩存條目的初始狀態。

MESI處理機制

前面説了那麼多,都是MESI的基礎理論,那麼,MESI協議到底是怎麼來協調處理器進行內存的讀寫呢?

其實,想協調處理必然需要先和各個處理器進行通信。所以MESI協議定義了一組消息機制用於協調各個處理器的讀寫操作。

我們可以參考HTTP協議來進行理解,可以將MESI協議中的消息分為請求和響應兩類。

處理器在進行主內存讀寫的時候會往總線(Bus)中發請求消息,同時每個處理器還會嗅探(Snoop)總線中由其他處理器發出的請求消息並在一定條件下往總線中回覆響應消息。

針對於消息的類型,有如下幾種:

Read : 請求消息,用於通知其他處理器、主內存,當前處理器準備讀取某個數據。該消息內包含待讀取數據的主內存地址。

Read Response: 響應消息,該消息內包含了被請求讀取的數據。該消息可能是主內存返回的,也可能是其他高速緩存嗅探到Read 消息返回的。

Invalidate: 請求消息,通知其他處理器刪除指定內存地址的數據副本。其實就是告訴他們你這個緩存條目內的數據無效了,刪除只是邏輯上的,其實就是更新下緩存條目的Flag.

Invalidate Acknowledge: 響應消息,接收到Invalidate消息的處理器必須回覆此消息,表示已經刪除了其高速緩存內對應的數據副本。

Read Invalidate: 請求消息,此消息為Read 和 Invalidate消息組成的複合消息,作用主要是用於通知其他處理器當前處理器準備更新一個數據了,並請求其他處理器刪除其高速緩存內對應的數據副本。接收到該消息的處理器必須回覆Read Response 和 Invalidate Acknowledge消息。

Writeback: 請求消息,消息包含了需要寫入主內存的數據和其對應的內存地址。

瞭解完了基礎的消息類型,那麼我們就來看看MESI協議是如何協助處理器實現內存讀寫的,看圖説話:

舉例:假如內存地址0xxx上的變量s 是CPU1 和CPU2共享的我們先來説下CPU上讀取數據s

高速緩存內存在有效數據時

CPU1會根據內存地址0xxx在高速緩存找到對應的緩存條目,並讀取緩存條目的Tag和Flag值。如果此時緩存條目的Flag 是M、E、S三種狀態的任何一種,那麼就直接從緩存行中讀取地址0xxx對應的數據,不會向總線中發送任何消息。

高速緩存內不存在有效數據時:

1、如CPU2 高速緩存內找到的緩存條目狀態為I時,則説明此時CPU2的高速緩存中不包含數據s的有效數據副本。

2、CPU2向總線發送Read消息來讀取地址0xxx對應的數據s.

3、CPU1(或主內存)嗅探到Read消息,則需要回復Read Response提供相應的數據。

4、CPU2接收到Read Response消息時,會將其中攜帶的數據s存入相應的緩存行並將對應的緩存條目狀態更新為S。

從宏觀的角度看,就是上面的流程了,我們再繼續深入下,看看在緩存條目為I的時候到底是怎麼進行消息處理的

説完了讀取數據,我們就在説下CPU1是怎麼寫入一個地址為0xxx的數據s的

MESI協議解決了緩存一致性的問題,但其中有一個問題,那就是需要在等待其他處理器全部回覆後才能進行下一步操作,這種等待明顯是不能接受的,下面就繼續來看看大神們是怎麼解決處理器等待的問題的。

三、寫緩衝和無效化隊列

因為MESI自身有個問題,就是在寫內存操作的時候必須等待其他所有處理器將自身高速緩存內的相應數據副本都刪除後,並接收到這些處理器回覆的Invalidate Acknowledge/Read Response消息後才能將數據寫入高速緩存。

為了避免這種等待造成的寫操作延遲,硬件設計引入了寫緩衝器和無效化隊列。

寫緩衝器(Store Buffer)

在每個處理器內都有自己獨立的寫緩衝器,寫緩衝器內部包含很多條目(Entry),寫緩衝器比高速緩存還要小點。

那麼,在引入了寫緩衝器後,處理器在執行寫入數據的時候會做什麼處理呢?還會直接發送消息到BUS嗎?

我們來看幾個場景:

(注意x86處理器是不管相應的緩存條目是什麼狀態,都會直接將每一個寫操作結果存入寫緩衝器)

1、如果此時緩存條目狀態是E或者M:

代表此時處理器已經獲取到數據所有權,那麼就會將數據直接寫入相應的緩存行內,而不會向總線發送消息。

2、如果此時緩存條目狀態是S

此時處理器會將寫操作的數據存入寫緩衝器的條目中,併發送Invalidate消息。

如果此時相應緩存條目的狀態是I ,那就稱之為寫操作遇到了寫未命中(Write Miss),此時就會將數據先寫入寫緩衝器的條目中,然後在發送Read Invalidate來通知其他處理器我要進行數據更新了。

處理器的寫操作其實在將數據寫入緩衝器時就完成了,處理器並不需要等待其他處理器返回Invalidate Acknowledge/Read Response消息

當處理器接收到其他處理器回覆的針對於同一個緩存條目的Invalidate Acknowledge消息時,就會將寫緩衝內對應的數據寫入相應的緩存行中

通過上面的場景描述我們可以看出,寫緩衝器幫助處理器實現了異步寫數據的能力,使得處理器處理指令的能力大大提升。

無效化隊列(Invalidate Queue)

其實在處理器接到Invalidate類型的消息時,並不會刪除消息中指定地址對應的數據副本(也就是説不會去馬上修改緩存條目的狀態為I),而是將消息存入無效化隊列之後就回復Invalidate Acknowledge消息了,主要原因還是為了減少處理器等待的時間。

所以不管是寫緩衝器還是無效化隊列,其實都是為了減少處理器的等待時間,採用了空間換時間的方式來實現命令的異步處理。

總之就是,寫緩衝器解決了寫數據時要等待其他處理器響應得問題,無效化隊列幫助解決了刪除數據等待的問題。

但既然是異步的,那必然又會帶來新的問題 -- 內存重排序和可見性問題。

所以,我們繼續接着聊。

存儲轉發(Store Fowarding)

通過上面內容我們知道了有了寫緩衝器後,處理器在寫數據時直接寫入緩衝器就直接返回了。

那麼問題就來了,當我們寫完一個數據又要馬上進行讀取可咋辦呢?話不多説,咱們還是舉個例子來説,如圖:

此時第一步處理器將變量S的更新後的數據寫入到寫緩衝器返回,接着馬上執行了第二步進行S變量的讀取。由於此時處理器對S變量的更新結果還停留在寫緩衝器中,因此從高速緩存緩存行中讀到的數據還是變量S的舊值。

為了解決這種問題,存儲轉發(Store Fowarding)這個概念上線了。其理論就是處理器在執行讀操作時會先根據相應的內存地址從寫緩衝器中查詢。如果查到了直接返回,否則處理器才會從高速緩存中查找,這種從緩衝器中讀取的技術就叫做存儲轉發。看圖:

內存重排序和可見性的問題

由於寫緩衝器和無效化隊列的出現,處理器的執行都變成了異步操作。緩衝器是每個處理器私有的,一個處理器所存儲的內容是無法被其他處理器讀取的。

舉個例子:

CPU1 更新變量到緩衝器中,而CPU2因為無法讀取到CPU1緩衝器內容所以從高速緩存中讀取的仍然是該變量舊值。

其實這就是寫緩衝器導致StoreLoad重排序問題,而寫緩衝器還會導致StoreStore重排序問題等。

為了使一個處理器上運行的線程對共享變量所做的更新被其他處理器上運行的線程讀到,我們必須將寫緩衝器的內容寫到其他處理器的高速緩存上,從而使在緩存一致性協議作用下此次更新可以被其他處理器讀取到。

內存屏障中的存儲屏障(Store Barrier)會使執行該指令的處理器將寫緩衝器內容寫入高速緩存。

內存屏障中的加載屏障(Load Barrier)會根據無效化隊列內容指定的內存地址,將相應處理器上的高速緩存中相應的緩存條目狀態標記為I。

四、內存屏障

因為説了存儲屏障(Store Barrier)和加載屏障(Load Barrier) ,所以這裏再簡單的提下內存屏障的概念。

劃重點:(你細品)

處理器支持哪種內存重排序(LoadLoad重排序、LoadStore重排序、StoreStore重排序、StoreLoad重排序),就會提供相對應能夠禁止重排序的指令,而這些指令就被稱之為內存屏障(LoadLoad屏障、LoadStore屏障、StoreStore屏障、StoreLoad屏障)

劃重點:

如果用X和Y來代替Load或Store,這類指令的作用就是禁止該指令左側的任何 X 操作與該指令右側的任何 Y 操作之間進行重排序(就是交換位置),確保指令左側的所有 X 操作都優先於指令右側的Y操作。

內存屏障的具體作用:

屏障名稱 示例 具體作用
StoreLoad Store1;Store2;Store3;StoreLoad;Load1;Load2;Load3 禁止StoreLoad重排序,確保屏障之前任何一個寫(如Store2)的結果都會在屏障後任意一個讀操作(如Load1)加載之前被寫入
StoreStore Store1;Store2;Store3;StoreStore;Store4;Store5;Store6 禁止StoreStore重排序,確保屏障之前任何一個寫(如Store1)的結果都會在屏障後任意一個寫操作(如Store4)之前被寫入
LoadLoad Load1;Load2;Load3;LoadLoad;Load4;Load5;Load6 禁止LoadLoad重排序,確保屏障之前任何一個讀(如Load1)的數據都會在屏障後任意一個讀操作(如Load4)之前被加載
LoadStore Load1;Load2;Load3;LoadStore;Store1;Store2;Store3 禁止LoadStore重排序,確保屏障之前任何一個讀(如Load1)的數據都會在屏障後任意一個寫操作(如Store1)的結果被寫入高速緩存(或主內存)前被加載

五、總結

其實從頭看到尾就會發現,一個技術點的出現往往是為了填補另一個的坑。

為了解決處理器與主內存之間的速度鴻溝,引入了高速緩存,卻又導致了緩存一致性問題

為了解決緩存一致性問題,引入瞭如MESI等技術,又導致了處理器等待問題

為了解決處理器等待問題,引入了寫緩衝和無效化隊列,又導致了重排序和可見性問題

為了解決重排序和可見性問題,引入了內存屏障,舒坦。。。
編輯:hfy

收藏 人收藏
分享:

評論

相關推薦

預計:iPhone12系列手機年底出貨量將超過8000萬台

蘋果一直不推出5G旗艦機型,這一兩年經常被罵落後於安卓手機廠商,隨後還罕見的用降價來搶奪中國消費者市....
的頭像 我快閉嘴 發表於 10-21 17:53 143次 閲讀
預計:iPhone12系列手機年底出貨量將超過8000萬台

AMD發佈基於Zen 3架構的鋭龍5000桌面處理器,性能碾壓Intel

AMD已經正式發佈基於Zen 3架構的鋭龍5000系列桌面處理器,11月5日上市,號稱IPC同頻性能....
的頭像 如意 發表於 10-21 16:43 155次 閲讀
AMD發佈基於Zen 3架構的鋭龍5000桌面處理器,性能碾壓Intel

華為5nm製程工藝的麒麟處理器遭限制

剩下的則是全志科技和瑞芯微了,大家可能對它的名字不太清楚,是因為它們的芯片主要用於平板、家電、車聯網....
的頭像 我快閉嘴 發表於 10-21 16:22 152次 閲讀
華為5nm製程工藝的麒麟處理器遭限制

iPhone12系列在哪些方面作出了改進和升級

2020年10月14日,蘋果的iPhone12系列姍姍來遲,相比較之前的iPhone手機來説,這一版....
的頭像 牽手一起夢 發表於 10-21 15:46 857次 閲讀
iPhone12系列在哪些方面作出了改進和升級

A14處理器的性能超過酷睿i9處理器,ARM勝出一籌

蘋果最新發布的A14處理器性能比去年的A13提升了16%,而去年的A13處理器已與Intel的頂級P....
發表於 10-21 15:07 142次 閲讀
A14處理器的性能超過酷睿i9處理器,ARM勝出一籌

消息稱華為等公司嘗試阻止英偉達收購 ARM

據報道,消息人士稱,包括華為在內的中國科技公司已經向國內監管機構表達了對英偉達收購 ARM 計劃的強....
的頭像 工程師鄧生 發表於 10-21 14:56 1528次 閲讀
消息稱華為等公司嘗試阻止英偉達收購 ARM

為什麼台積電在半導體行業中如此重要?

自2014年台積電開始提高16 / 20nm節點的產量以來,台積電在全球晶圓代工市場的份額已超過50....
的頭像 我快閉嘴 發表於 10-21 14:17 326次 閲讀
為什麼台積電在半導體行業中如此重要?

聯電12吋晶圓代工產能下半年利用率快速拉昇

因此,在2021年產能供需狀況將可能更加緊張。IC設計供應鏈透露,目前聯電已經預計2021年1月起將....
的頭像 我快閉嘴 發表於 10-21 14:07 109次 閲讀
聯電12吋晶圓代工產能下半年利用率快速拉昇

火星高科火星艙多節點服務器入圍成功 助力中國電信轉型3.0

近日,北京亞細亞智業科技有限公司(簡稱火星高科)基於兆芯開勝KH-20000系列處理器平台推出的火星....
的頭像 兆芯 發表於 10-21 13:59 646次 閲讀
火星高科火星艙多節點服務器入圍成功 助力中國電信轉型3.0

TI的多樣性混合信號接收處理器AFE8406的應用優勢分析

德州儀器(TI)推出的用於3G基站及固定無線通信設備的業界最高集成度與性能的多樣性混合信號接收處理器....
發表於 10-21 13:24 29次 閲讀
TI的多樣性混合信號接收處理器AFE8406的應用優勢分析

蘋果:採用5nm製程工藝的A14處理器發佈

實話説,目前7nm製程工藝的驍龍865跑分輕鬆就在60萬以上,極限甚至突破了65萬分,足足比A14高....
的頭像 我快閉嘴 發表於 10-21 12:20 130次 閲讀
蘋果:採用5nm製程工藝的A14處理器發佈

iPhone 12藍色真機配色疑似翻車

據悉,目前iPhone 12和iPhone 12 Pro新機已經到達國內經銷商手中,將於10月23日....
的頭像 我快閉嘴 發表於 10-21 12:19 246次 閲讀
iPhone 12藍色真機配色疑似翻車

億咖通科技佈局下一代智能網聯汽車電子架構的全面芯片產品序列

目前,億咖通科技已形成了四大序列、多款核心產品的芯片矩陣,包含:高性能車規級數字座艙芯片E系列、全棧....
的頭像 我快閉嘴 發表於 10-21 11:32 859次 閲讀
億咖通科技佈局下一代智能網聯汽車電子架構的全面芯片產品序列

基於Fusion系列FPGA器件實現水温測控系統的設計

方案三 該方案採用CortexM1 FPGA系統來實現。系統硬件用單芯片完成多方面功能,軟件編程靈活....
發表於 10-21 11:15 323次 閲讀
基於Fusion系列FPGA器件實現水温測控系統的設計

基於AT91SAM7S64單片機和BISS0001實現數字圖像採集報警系統的設計

AT91SAM7S64是Atmel公司的32位單片機,具有高性能、低功耗、全速USB2.0接口及豐富....
的頭像 電子設計 發表於 10-21 11:10 227次 閲讀
基於AT91SAM7S64單片機和BISS0001實現數字圖像採集報警系統的設計

ADAS/AD主控芯片研究

佐思汽研發布《2020年ADAS/AD主控芯片產業研究報告》。 隨着L2滲透率越過15%之後,L2將....
的頭像 佐思汽車研究 發表於 10-21 10:51 141次 閲讀
ADAS/AD主控芯片研究

A14處理器性能已超酷睿i9處理器,意味着ARM超越Intel嗎?

蘋果最新發布的A14處理器性能比去年的A13提升了16%,而去年的A13處理器已與Intel的頂級P....
的頭像 如意 發表於 10-21 10:48 145次 閲讀
A14處理器性能已超酷睿i9處理器,意味着ARM超越Intel嗎?

英特爾公司和Lightbits Labs宣佈達成一項協議

除了兩家公司之間的技術合作外,Lightbits和英特爾正攜手為客户提供完整的解決方案,並建設相關生....
的頭像 ssdfans 發表於 10-21 10:14 166次 閲讀
英特爾公司和Lightbits Labs宣佈達成一項協議

ALIENWARE推出Area-51m:360Hz+桌面級處理器

近日,ALIENWARE推出了擁有360Hz刷新率,並且搭載桌面級處理器的Area-51m遊戲本新品....
的頭像 工程師鄧生 發表於 10-21 10:14 57次 閲讀
ALIENWARE推出Area-51m:360Hz+桌面級處理器

如何為可編程邏輯和處理器系統多用途 I/O (MIO) 進行IBIS模型名稱解碼

所有模型(LVDS 除外*)都將包含“bank 類型 (Bank Type)”、“I/O 標準 (I....
的頭像 多寶網網工程師 發表於 10-21 10:00 156次 閲讀
如何為可編程邏輯和處理器系統多用途 I/O (MIO) 進行IBIS模型名稱解碼

英特爾持久內存技術可以幫助客户克服數據移動和存儲瓶頸

大規模、非結構化數據集經常應用於社交網絡分析、安全和認證、電子芯片設計工具、生物醫學和製藥應用(基因....
的頭像 lhl545545 發表於 10-21 09:24 167次 閲讀
英特爾持久內存技術可以幫助客户克服數據移動和存儲瓶頸

一起了解聯想新品筆記本的亮點

熟悉筆記本的小夥伴對聯想這個品牌都不會太陌生,不管是定位遊戲領域的拯救者,還是主打商務的ThinkP....
的頭像 ZEALER訂閲號 發表於 10-20 17:10 499次 閲讀
一起了解聯想新品筆記本的亮點

英偉達首款基於安培架構的GPU:全球最大的7nm處理器

Leonardo是一個跨歐洲項目所支持的4台新超級計算機之一,這一批將建的超級計算機,旨在提高歐洲地....
的頭像 我快閉嘴 發表於 10-20 16:59 397次 閲讀
英偉達首款基於安培架構的GPU:全球最大的7nm處理器

NVIDIA推出新型處理器DPU,提供前所未有的安全性和算力

因為AI的火熱,NVIDIA GPU的關注度暴增,歷經過去幾年的收購和產品線拓展外,NVIDIA已經....
發表於 10-20 16:35 131次 閲讀
NVIDIA推出新型處理器DPU,提供前所未有的安全性和算力

華為昇騰芯片曝光:最強AI芯片,標誌着華為AI戰略的執行進入新階段

今天有網友曝光了一顆華為昇騰芯片的工程樣品,沒有給出任何具體信息,但幾乎肯定就是去年8月份發佈的昇騰....
的頭像 如意 發表於 10-20 16:26 321次 閲讀
華為昇騰芯片曝光:最強AI芯片,標誌着華為AI戰略的執行進入新階段

AMD R9 5900X 和 R9 5950X 跑分 單核提升明顯

AMD Ryzen 5000 系列處理器將於下月開售,隨着上市時間的臨近,越來越多的偷跑成績流出。爆....
的頭像 工程師鄧生 發表於 10-20 16:19 508次 閲讀
AMD R9 5900X 和 R9 5950X 跑分 單核提升明顯

三星Exynos1080跑分出爐,年內將問世

三星半導體的Exynos移動平台多年來一直以性能功耗雙優在業內好評不斷,近日,三星官方正式官宣了其新....
的頭像 工程師鄧生 發表於 10-20 15:26 228次 閲讀
三星Exynos1080跑分出爐,年內將問世

高性能多媒體處理器—飛凌OKMX8MM-C開發板的測評

NXPi.MX 8M Mini應用處理器內置高性能、高能效的14 FinFET技術。在快速發展的智能....
發表於 10-20 14:47 41次 閲讀
高性能多媒體處理器—飛凌OKMX8MM-C開發板的測評

蘋果旗艦機 iPhone 11 系列降價

我知道,並不是所有人都準備買新款 iPhone 12,因為新款發佈後,去年的旗艦機 iPhone 1....
的頭像 哎咆科技 發表於 10-20 14:34 735次 閲讀
蘋果旗艦機 iPhone 11 系列降價

AMD攜手三星合作,推動Radeon GPU技術擴展至移動設備市場

報道指出,高通處理器所搭載的Adreno GPU通常在手機顯示運算性能有明顯突出表現,而長時間搭載A....
的頭像 我快閉嘴 發表於 10-20 14:32 252次 閲讀
AMD攜手三星合作,推動Radeon GPU技術擴展至移動設備市場

iPhone 12全系電池容量出爐,A14和OLED顯示屏可提高電池效率

從目前運營商泄漏的情況看,iPhone 12系列電池相比上代容量表現是肯定了,蘋果縮水莫非是為了讓大....
的頭像 如意 發表於 10-20 12:08 244次 閲讀
iPhone 12全系電池容量出爐,A14和OLED顯示屏可提高電池效率

三星擬放棄定製核心的開發,採用ARM的Cortex開發最強移動處理器

對於AMD來説,跟三星合作的方式,切入移動芯片領域,也是一種不錯的跟進方式。
的頭像 如意 發表於 10-20 11:31 191次 閲讀
三星擬放棄定製核心的開發,採用ARM的Cortex開發最強移動處理器

邊緣人工智能帶來RISC-V繁榮

恩智浦半導體公司邊緣處理業務高級副總裁兼總經理Ron Martino説:“ NXP的可擴展應用處理器....
的頭像 我快閉嘴 發表於 10-20 10:50 212次 閲讀
邊緣人工智能帶來RISC-V繁榮

華為麒麟9000處理器曝光,搭載滿血的24核Mali-G78,跑分為6430

按照之前華為為新機申請入網許可證的信息看,“NOH-NX9”應該就是即將發佈Mate 40中的一員,....
的頭像 如意 發表於 10-20 10:43 4987次 閲讀
華為麒麟9000處理器曝光,搭載滿血的24核Mali-G78,跑分為6430

CEVA宣佈推出聽覺傳感器融合軟件:Hillcrest Labs MotionEngine Hear

MotionEngine Hear提供了大量基於傳感器的用户接口、手勢和活動跟蹤功能,包括輕擊、入耳....
的頭像 MEMS 發表於 10-20 10:24 106次 閲讀
CEVA宣佈推出聽覺傳感器融合軟件:Hillcrest Labs MotionEngine Hear

三星正在研發第一款採用AMD GPU的SoC

之前有消息稱,三星打算放棄定製核心的開發,而為了加快一些新品推進速度,其可能直接使用ARM的Cort....
的頭像 我快閉嘴 發表於 10-20 09:46 218次 閲讀
三星正在研發第一款採用AMD GPU的SoC

蘋果的A13處理器單核性能依然領先高通、華為等公司,更別説A14了

蘋果的iPhone手機是市面上賣的最貴的,iPhone 12也不例外,哪怕很多人覺得5G之外沒什麼升....
的頭像 Les 發表於 10-19 18:07 697次 閲讀
蘋果的A13處理器單核性能依然領先高通、華為等公司,更別説A14了

高通通過混合自動對焦推動更快的圖像捕獲

您可能已經聽説過一些智能手機正在使用PDAF(在DSLR中也很常見)。PDAF實際上是使用 傳感器上....
的頭像 倩倩 發表於 10-19 17:24 127次 閲讀
高通通過混合自動對焦推動更快的圖像捕獲

Intel 12代酷睿首次10nm!

Intel這兩年的步伐是真快。桌面平台上的Rocket Lake 11代酷睿還要小半年才會發佈,更靠....
的頭像 inr999 發表於 10-19 17:00 839次 閲讀
Intel 12代酷睿首次10nm!

FPGA系統中的安全性相比處理器有區別嗎

基於FPGA的系統中的安全性不亞於基於處理器的系統中的安全性。但是,FPGA有一些根本的區別,可以幫....
的頭像 我快閉嘴 發表於 10-19 16:49 400次 閲讀
FPGA系統中的安全性相比處理器有區別嗎

基於AMD霄龍處理器的微軟Azure虛擬機性能提升30%

2020年10月16日,加州聖克拉拉訊:AMD公司(超威,納斯達克股票代碼:AMD)近日宣佈,一款為....
發表於 10-19 16:05 244次 閲讀
基於AMD霄龍處理器的微軟Azure虛擬機性能提升30%

ISL6565A、ISL6565B控制微處理器

ISL6565A、ISL6565B控制微處理器核心驅動高達3個同步整流的電壓調節並聯降壓通道。多相buck變換器體系結構使用交織定時來...
發表於 10-19 15:56 0次 閲讀
ISL6565A、ISL6565B控制微處理器

AMD發佈Zen3架構鋭龍5000系列處理器,微星400系列主板支持搭載

前面剛剛報道了鋭龍5000對AMD主板的支持情況,現在微星就正式官宣了,400系芯片組升級BIOS後....
發表於 10-19 15:54 544次 閲讀
AMD發佈Zen3架構鋭龍5000系列處理器,微星400系列主板支持搭載

AI的發展,致使IPU可以基於自身優勢為世界的智能化進程增添不竭動力

AI近些年的大火,直接促進了CPU和GPU的發展,而英偉達的GPU真正藉此迅速成為AI市場的主流產品....
的頭像 Les 發表於 10-19 15:45 234次 閲讀
AI的發展,致使IPU可以基於自身優勢為世界的智能化進程增添不竭動力

Intel 11代奔騰/賽揚發佈:兩處破天荒大升級

界日前,Intel低調更新了三款基於Tiger Lake的11代處理器。 具體來説,三款型號分別是奔....
的頭像 inr999 發表於 10-19 15:19 447次 閲讀
Intel 11代奔騰/賽揚發佈:兩處破天荒大升級

英特爾的下一步是什麼?

這些新的FPGA通常針對雲和通信服務提供商,我們在The Next Platform中將其分為三個部....
的頭像 我快閉嘴 發表於 10-19 14:49 634次 閲讀
英特爾的下一步是什麼?

中國製造商Realme展示了其新的TWS耳機

另一方面,耳機具有稱為“透明模式”的功能。當我們需要與我們旁邊的人交談時,此模式被激活以通過麥克風提....
的頭像 倩倩 發表於 10-19 14:45 280次 閲讀
中國製造商Realme展示了其新的TWS耳機

蘋果明年對台積電5納米產能需求大幅增加?

至於產能滿載的7納米制程,台積電的主要客户則為聯發科、高通、超微、NVidia、博通、蘋果與展訊(S....
的頭像 我快閉嘴 發表於 10-19 14:39 343次 閲讀
蘋果明年對台積電5納米產能需求大幅增加?

摩托羅拉正在努力推出該設備的最小版本

在內部,硬件將由高通的Snapdragon 632處理器以及2GB的RAM和32GB的內部存儲驅動。....
的頭像 倩倩 發表於 10-19 11:40 445次 閲讀
摩托羅拉正在努力推出該設備的最小版本

TCL Communication準備在美國推出其首批TCL品牌的手機

TCL 10L和TCL 10 Pro最初於1月在CES上推出,將作為未鎖定手機出售。兩者將於5月19....
的頭像 倩倩 發表於 10-19 11:25 354次 閲讀
TCL Communication準備在美國推出其首批TCL品牌的手機

亞馬遜對Fire HD 10進行了升級

Fire HD 8有李子色,暮光藍,黑色和白色三種顏色,其中32GB存儲成本為90美元,64GB存儲....
的頭像 倩倩 發表於 10-19 11:22 339次 閲讀
亞馬遜對Fire HD 10進行了升級

350MHz高性能Blackfin處理器核心ADSP-BF535

350MHz高性能Blackfin處理器核心;兩個16位mac,兩個40位alu,一個40位移位器,四個8位視頻alu和兩個40位累加器;類似RISC...
發表於 10-15 17:59 0次 閲讀
350MHz高性能Blackfin處理器核心ADSP-BF535

ADSP-21467/ADSP-21469是SHARC處理器

摘要 高性能32位/40位浮點處理器;為高性能音頻處理而優化;單指令、多數據(SIMD)計算建築學;5兆片上RAM,4兆片上RO...
發表於 10-12 17:17 202次 閲讀
ADSP-21467/ADSP-21469是SHARC處理器

最高性能的Arm Cortex-R處理器,會領導計算型存儲的未來嗎?

Arm 今日宣佈推出 Arm Cortex-R82,是 Arm 第一顆 64 位、支持 Linux 操作系統的 Cortex-R 處理器,該實時處理器可就...
發表於 09-16 11:02 202次 閲讀
最高性能的Arm Cortex-R處理器,會領導計算型存儲的未來嗎?

CMOS bq4285是一種低功耗微處理器外圍設備

特徵 ➤直接時鐘/日曆替換IBM®AT兼容計算機和其他應用程序 ➤與DS1285功能兼容 -與MC146818A引腳配置非常匹配 ➤...
發表於 09-15 17:24 101次 閲讀
CMOS bq4285是一種低功耗微處理器外圍設備

首款支持Linux的64位處理器Cortex-R82,用於存儲計算

Arm推出Cortex-R82,這是其首款支持Linux的64位處理器,可實時計算固態驅動器(SSD),硬盤驅動器(HDD)和內置存儲...
發表於 09-09 16:57 1212次 閲讀
首款支持Linux的64位處理器Cortex-R82,用於存儲計算

TLA7-EasyEVM是基於Xilinx Artix-7系列FPGA處理器開發板

1.開發板簡介基於Xilinx Artix-7系列FPGA處理器;FPGA芯片型號為XC7A100T-2FGG484I,NOR FLASH 256M...
發表於 09-04 11:33 101次 閲讀
TLA7-EasyEVM是基於Xilinx Artix-7系列FPGA處理器開發板

關於Renesas 32位RA系列MCU簡介資料!

瑞薩電子RA系列是基於Arm®Cortex®-M核心架構構建的新的32位MCU系列,瑞薩電子RA系列具有廣泛的性能和功能,可滿足幾...
發表於 09-02 10:59 202次 閲讀
關於Renesas 32位RA系列MCU簡介資料!

PSoC® 模擬協處理器資料手冊分享!

       賽普拉斯的 PSoC® 模擬協處理器是可編程模擬協處理器的可擴展和可重配置的平台架構;它能夠簡化...
發表於 09-01 16:50 140次 閲讀
PSoC® 模擬協處理器資料手冊分享!

如何設計處理器?

我喜歡使用verilog,vivado2017.1設計處理器(MIPS32),設備是Virtex7 vc707。 我已經使用BRAM作為主存儲器(.coe文件...
發表於 08-25 13:19 101次 閲讀
如何設計處理器?

SMJ320C30KGD 數字信號處理器,軍用已知合格芯片

信息描述The SMJ320C30KGDB digital signal processor (DSP) is a high-performance, 32-bit floating-point processor manufactured in 0.72-µm, double-level metal CMOS technology.The SMJ320C30KGDB internal busing and special digital-signal-processing instruction set have the speed and flexibility to execute up to 50 million floating-point operations per second (MFLOPS). The SMJ320C30KGDB optimizes speed by implementing functions in hardware that other processors implement through software or microcode. This hardware-intensive approach provides performance previously unavailable on a single chip. The SMJ320C30KGDB can perform parallel multiply and ALU operations on integer or floating-point data in a single cycle. Each processor also possesses a general-purpose register file, a program cache, dedicated ARAUs, internal dual-access memories, one DMA channel supporting concurrent I/ O, and a short machine-cycle time. High perfor...
發表於 04-18 20:14 49次 閲讀
SMJ320C30KGD 數字信號處理器,軍用已知合格芯片

TLC1541 10 位 32kSPS ADC 串行輸出微處理器外設/獨立、11 通道

信息描述 The TLC1541 is a CMOS A/D converter built around a 10-bit switched-capacitor successive-approximation A/D converter. The device is designed for serial interface to a microprocessor or peripheral using a 3-state output with up to four control inputs [including independent SYSTEM CLOCK, I/O CLOCK, chip select (CS\), and ADDRESS INPUT]. A 2.1-MHz system clock for the TLC1541, with a design that includes simultaneous read/write operation, allows high-speed data transfers and sample rates up to 32 258 samples per second. In addition to the high-speed converter and versatile control logic, there is an on-chip, 12-channel analog multiplexer that can be used to sample any one of 11 inputs or an internal self-test voltage and a sample-and-hold function that operates automatically. The converters incorporated in the TLC1541 feature differential high-impedance reference inputs that facilitate ratiometric conversion, scaling, and...
發表於 04-18 20:07 69次 閲讀
TLC1541 10 位 32kSPS ADC 串行輸出微處理器外設/獨立、11 通道

TLC1551 10 位,164kSPS ADC 並行輸出,直接 I/F 至 DSP/微處理器,10 通道

信息描述The TLC1550x and TLC1551 are data acquisition analog-to-digital converters (ADCs) using a 10-bit, switched-capacitor, successive-approximation network. A high-speed, 3-state parallel port directly interfaces to a digital signal processor (DSP) or microprocessor (µP) system data bus. D0 through D9 are the digital output terminals with D0 being the least significant bit (LSB). Separate power terminals for the analog and digital portions minimize noise pickup in the supply leads. Additionally, the digital power is divided into two parts to separate the lower current logic from the higher current bus drivers. An external clock can be applied to CLKIN to override the internal system clock if desired. The TLC1550I and TLC1551I are characterized for operation from –40°C to 85°C. The TLC1550M is characterized over the full military range of –55°C to 125°C.特性Power Dissipation...40 mW Max Advanced LinEPIC™ Single-Po...
發表於 04-18 20:07 83次 閲讀
TLC1551 10 位,164kSPS ADC 並行輸出,直接 I/F 至 DSP/微處理器,10 通道

TLC0838 8 位,20kSPS ADC 串行輸出,微處理器外設/獨立運算,遠程 運算具有 數據鏈路,Mux 選項

信息描述These devices are 8-bit successive- approximation analog-to-digital converters, each with an input-configurable multichannel multiplexer and serial input/output. The serial input/ output is configured to interface with standard shift registers or microprocessors. Detailed information on interfacing with most popular microprocessors is readily available from the factory. The TLC0834 (4-channel) and TLC0838 (8-channel) multiplexer is software-configured for single-ended or differential inputs as well as pseudodifferential input assignments. The differential analog voltage input allows for common-mode rejection or offset of the analog zero input voltage value. In addition, the voltage reference input can be adjusted to allow encoding of any smaller analog voltage span to the full 8 bits of resolution. The TLC0834C and TLC0838C are characterized for operation from 0°C to 70°C. The TLC0834I and TLC0838I are characterized for operation from -40°...
發表於 04-18 20:07 73次 閲讀
TLC0838 8 位,20kSPS ADC 串行輸出,微處理器外設/獨立運算,遠程 運算具有 數據鏈路,Mux 選項

TLC0832 8 位,22kSPS ADC 串行輸出,微處理器外設/獨立運算,Mux 選項,具有 SE 或差動,2 通道

信息描述 These devices are 8-bit successive-approximation analog-to-digital converters. The TLC0831 has single input channels; the TLC0832 has multiplexed twin input channels. The serial output is configured to interface with standard shift registers or microprocessors. The TLC0832 multiplexer is software configured for single-ended or differential inputs. The differential analog voltage input allows for common-mode rejection or offset of the analog zero input voltage value. In addition, the voltage reference input can be adjusted to allow encoding any smaller analog voltage span to the full 8 bits of resolution. The operation of the TLC0831 and TLC0832 devices is very similar to the more complex TLC0834 and TLC0838 devices. Ratiometric conversion can be attained by setting the REF input equal to the maximum analog input signal value, which gives the highest possible conversion resolution. Typically, REF is set equal to VCC (done internally on...
發表於 04-18 20:07 119次 閲讀
TLC0832 8 位,22kSPS ADC 串行輸出,微處理器外設/獨立運算,Mux 選項,具有 SE 或差動,2 通道

TLC0831 8 位,31kSPS ADC 串行輸出,微處理器外設/獨立運算,單通道

信息描述 These devices are 8-bit successive-approximation analog-to-digital converters. The TLC0831 has single input channels; the TLC0832 has multiplexed twin input channels. The serial output is configured to interface with standard shift registers or microprocessors. The TLC0832 multiplexer is software configured for single-ended or differential inputs. The differential analog voltage input allows for common-mode rejection or offset of the analog zero input voltage value. In addition, the voltage reference input can be adjusted to allow encoding any smaller analog voltage span to the full 8 bits of resolution. The operation of the TLC0831 and TLC0832 devices is very similar to the more complex TLC0834 and TLC0838 devices. Ratiometric conversion can be attained by setting the REF input equal to the maximum analog input signal value, which gives the highest possible conversion resolution. Typically, REF is set equal to VCC (done internally on...
發表於 04-18 20:06 215次 閲讀
TLC0831 8 位,31kSPS ADC 串行輸出,微處理器外設/獨立運算,單通道

TLC0820A 8 位,392kSPS ADC 並行輸出,微處理器外設,片上跟蹤與保持,單通道

信息描述 The TLC0820AC and the TLC0820AI are Advanced LinCMOSTM 8-bit analog-to-digital converters each consisting of two 4-bit flash converters, a 4-bit digital-to-analog converter, a summing (error) amplifier, control logic, and a result latch circuit. The modified flash technique allows low-power integrated circuitry to complete an 8-bit conversion in 1.18 us over temperature. The on-chip track-and-hold circuit has a 100-ns sample window and allows these devices to convert continuous analog signals having slew rates of up to 100 mV/us without external sampling components. TTL-compatible 3-state output drivers and two modes of operation allow interfacing to a variety of microprocessors. Detailed information on interfacing to most popular microprocessors is readily available from the factory.特性 Advanced LinCMOSTM Silicon-Gate Technology 8-Bit Resolution Differential Reference Inputs Parallel Microprocessor Interface Conversion and A...
發表於 04-18 20:06 54次 閲讀
TLC0820A 8 位,392kSPS ADC 並行輸出,微處理器外設,片上跟蹤與保持,單通道

TMS470MF03107 16/32 位 RISC 閃存微處理器

信息描述TMS470MF04207/03107 器件隸屬於德州儀器 (TI) 的 TMS470M 汽車級 16/32 位精簡指令集計算機 (RISC) 微控制器系列。 TMS470M 微控制器利用高效率的 Cortex™–M3 16/32 位 RISC 中央處理單元 (CPU) 提供了高性能,由此實現了很高的指令吞吐量並保持了更加出色的代碼效率。 TMS470M 器件運用了大端字節序格式,在該格式中,一個字的最高有效字節被存儲於編號最小的字節中,而最低有效字節則存儲在編號最大的字節中。 高端嵌入式控制應用要求其控制器提供更多的性能並保持低成本。 TMS470M 微控制器架構提供了針對這些性能和成本需求的解決方案,並保持了低功耗。 TMS470MF04207/03107 器件的組成如下: 16/32 位 RISC CPU 內核 TMS470MF04207 高達 448K 字節的程序閃存(具有 SECDED ECC) TTMS470MF03107 高達 320K 字節的程序閃存(具有SECDED ECC) 具有 SECDED ECC 的 64K 字節閃存 (用於獲得額外的程序空間或進行 EEPROM 仿真) 高達 24K 字節的靜態 RAM (SRAM) (具有 SECDED ECC) 實時中斷定時器 (RTI) 矢量中斷模塊 (VIM) 硬件...
發表於 04-18 20:03 92次 閲讀
TMS470MF03107 16/32 位 RISC 閃存微處理器

TMS470MF04207 16/32 位 RISC 閃存微處理器

信息描述TMS470MF04207/03107 器件隸屬於德州儀器 (TI) 的 TMS470M 汽車級 16/32 位精簡指令集計算機 (RISC) 微控制器系列。 TMS470M 微控制器利用高效率的 Cortex™–M3 16/32 位 RISC 中央處理單元 (CPU) 提供了高性能,由此實現了很高的指令吞吐量並保持了更加出色的代碼效率。 TMS470M 器件運用了大端字節序格式,在該格式中,一個字的最高有效字節被存儲於編號最小的字節中,而最低有效字節則存儲在編號最大的字節中。 高端嵌入式控制應用要求其控制器提供更多的性能並保持低成本。 TMS470M 微控制器架構提供了針對這些性能和成本需求的解決方案,並保持了低功耗。 TMS470MF04207/03107 器件的組成如下: 16/32 位 RISC CPU 內核 TMS470MF04207 高達 448K 字節的程序閃存(具有 SECDED ECC) TTMS470MF03107 高達 320K 字節的程序閃存(具有SECDED ECC) 具有 SECDED ECC 的 64K 字節閃存 (用於獲得額外的程序空間或進行 EEPROM 仿真) 高達 24K 字節的靜態 RAM (SRAM) (具有 SECDED ECC) 實時中斷定時器 (RTI) 矢量中斷模塊 (VIM) 硬件...
發表於 04-18 20:03 78次 閲讀
TMS470MF04207 16/32 位 RISC 閃存微處理器

TMS470MF06607 16/32 位 RISC 閃存微處理器

信息描述TMS470MF06607 器件是德州儀器 TMS470M 系列汽車級 16/32 位精簡指令集計算機 (RISC) 微控制器產品的成員。 TMS470M 微控制器利用高效率的 ARM Cortex™–M3 16/32 位 RISC 中央處理單元 (CPU) 實現了高性能,由此在保持了更高代碼效率的同時實現了很高的指令吞吐量。 高端嵌入式控制應用要求其控制器提供更多的性能並保持低成本。 TMS470M 微控制器架構提供了針對這些性能和成本需求的解決方案,並保持了低功耗。 TMS470MF06607 器件的組成如下:16/32 位 RISC CPU 內核 帶有 SECDED ECC 的 640k 字節的總閃存 512K 字節程序閃存用於額外的程序空間或 EEPROM 仿真的 128K 字節的閃存 帶有 SECDED ECC 的 64K 字節靜態 RAM (SRAM) 實時中斷定時器 (RTI) 矢量中斷模塊 (VIM) 硬件內置自測試 (BIST) 校驗器,用於SRAM (MBIST) 和 CPU (LBIST) 64 位循環冗餘校驗器 (CRC) 帶預置分頻器的基於調頻 0 引腳鎖相環 (FMzPLL) 的時鐘模塊 兩個多緩衝串行外設接口 (MibSPI) 兩個具有本地互連網絡接口 (LIN) 的 UART (SCI) 兩個 CAN 控...
發表於 04-18 20:03 88次 閲讀
TMS470MF06607 16/32 位 RISC 閃存微處理器

TMS320F28027 Piccolo 微處理器

信息描述F2802x Piccolo 系列微控制器為 C28x 內核供電,此內核與低引腳數量器件中的高集成控制外設相耦合。 該系列的代碼與以往基於 C28x 的代碼相兼容,並且提供了很高的模擬集成度。 一個內部電壓穩壓器允許單一電源軌運行。 對 HRPWM 模塊實施了改進,以提供雙邊緣控制 (調頻)。 增設了具有內部 10 位基準的模擬比較器,並可直接對其進行路由以控制 PWM 輸出。 ADC 可在 0V 至 3.3V 固定全標度範圍內進行轉換操作,並支持公制比例 VREFHI / VREFLO 基準。 ADC 接口專門針對低開銷/低延遲進行了優化。特性亮點高效 32 位中央處理單元 (CPU) (TMS320C28x) 60MHz,50MHz,和 40MHz 器件 3.3V 單電源 集成型加電和欠壓復位 兩個內部零引腳振盪器 多達 22 個複用通用輸入輸出 (GPIO) 引腳 三個 32 位 CPU 定時器 片載閃存、SRAM、一次性可編程 (OTP) 內存 代碼安全模塊 串行端口外設 (SCI/SPI/I2C) 增強型控制外設 增強型脈寬調製器 (ePWM)高分辨率 PWM (HRPWM)增強型捕捉 (eCAP)模數轉換器 (ADC)片上温度傳感器比較器38 引腳和 48 引腳封裝高效 32 位 CPU (TMS320C28x) 6...
發表於 04-18 20:03 187次 閲讀
TMS320F28027 Piccolo 微處理器

TMS320F28035 Piccolo 微處理器

信息描述F2803x Piccolo 系列微控制器為 C28x 內核和控制律加速器 (CLA) 供電,此內核和 CLA 與低引腳數量器件中的高集成控制外設向耦合。 該系列的代碼與以往基於 C28x 的代碼相兼容,並且提供了很高的模擬集成度。 一個內部電壓穩壓器允許單一電源軌運行。 對 HRPWM 模塊實施了改進,以提供雙邊緣控制 (調頻)。 增設了具有內部 10 位基準的模擬比較器,並可直接對其進行路由以控制 PWM 輸出。 ADC 可在 0V 至 3.3V 固定全標度範圍內進行轉換操作,並支持公制比例 VREFHI / VREFLO 基準。 ADC 接口專門針對低開銷/低延遲進行了優化。特性亮點高效 32 位中央處理單元 (CPU) (TMS320C28x) 60MHz 器件 3.3V 單電源 集成型加電和欠壓復位 兩個內部零引腳振盪器 多達 45 個複用通用輸入輸出 (GPIO) 引腳 三個 32 位 CPU 定時器 片載閃存,SRAM,OTP 內存 代碼安全模塊 串行端口外設 (SCI/SPI/I2C/LIN/eCAN) 增強型控制外設 增強型脈寬調製器 (ePWM) 高分辨率 PWM (HRPWM) 增強型捕捉 (eCAP) 個高分辨率輸入捕獲 (HRCAP) 增強型正交編碼器脈衝 (eQEP) 模數轉換器 (ADC...
發表於 04-18 20:03 397次 閲讀
TMS320F28035 Piccolo 微處理器

TDA3 ADAS 應用處理器

信息描述 TI 的 TDA3x 片上系統 (SoC) 是經過高度優化的可擴展系列器件,其設計滿足領先的高級駕駛員輔助系統 (ADAS) 要求。 TDA3x SoC 處理器集成了性能、低功耗、小尺寸和 ADAS 視覺分析處理功能的最優組合,支持廣泛的 ADAS 應用,旨在推進更加自主流暢的駕駛體驗。TDA3x SoC 支持業內最廣泛的 ADAS 應用,包括前置攝像頭、後置攝像頭、環視系統、雷達和單一架構整合系統,將複雜的嵌入式視覺技術應用於現代化汽車。TDA3x SoC 整合了非單一型可擴展架構,其中包括 TI 定點和浮點 TMS320C66x 數字信號處理器 (DSP)、具有嵌入式視覺引擎 (EVE) 的視覺 AccelerationPac 和雙路 ARM Cortex-M4 處理器。 該器件可採用不同的封裝選項(包括疊加封裝)實現小外形尺寸設計,從而實現低功耗配置。 TDA3x SoC 還集成有諸多外設,包括 LVDS 環視系統的多攝像頭接口(並行和串行)、顯示屏、控制器局域網 (CAN) 和千兆位以太網視頻橋接 (AVB)。TDA3x 視覺 AccelerationPac 中的 EVE 承擔了處理器的視覺分析功能,同時還降低了功耗。 視覺 AccelerationPac 針對視覺處理進行了優化,可通過 32 位...
發表於 04-18 20:02 199次 閲讀
TDA3 ADAS 應用處理器

BELASIGNA 300 用於便攜式通信設備的24位音頻處理器

信息BelaSigna®300是一款超低功耗,高保真單聲道音頻處理器,適用於便攜式通信設備,可在不影響尺寸或電池壽命的情況下提供卓越的音頻清晰度。 BelaSigna 300為易受噪聲和回聲影響的設備提供了卓越音頻性能的基礎。其獨特的專利雙核架構使多種高級算法能夠同時運行,同時保持超低功耗。微型超低功耗單芯片解決方案對電池壽命或外形尺寸幾乎沒有影響,是便攜式設備的理想選擇。具有領域專業知識和一流算法,安森美半導體和我們的解決方案合作伙伴網絡可以幫助您快速開發和推出產品。 BelaSigna 300芯片提供全套開發工具,實踐培訓和全面技術支持。 針對音頻處理優化的負載均衡雙核DSP架構 超低功耗:通常為1-10 mA 微型外形尺寸:3.63 x 2.68 mm PCB面積,外部元件很少 輸入級: - 88 dB系統動態範圍可擴展至110 dB - A / D採樣率從8.0到60 kHz - 4個獨立通道 輸出階段: - 高保真D類輸出直接驅動揚聲器 - 25 mA最大聲功率輸出 靈活的輸入輸出控制器(IOC),用於卸載DSP上的數字信號移動< / li> 支持具有極低羣延遲的高級自適應音頻處理算法 128位AES高級加密以保護製造商和用户數據 與其他系統和HMI的無縫連接按鈕,電位器和L...
發表於 04-18 19:43 129次 閲讀
BELASIGNA 300 用於便攜式通信設備的24位音頻處理器

BELASIGNA 250 16位音頻處理器,全立體聲2聲道,2聲道輸出

信息BelaSigna®250是一款完整的可編程音頻處理系統,專為超低功耗嵌入式和便攜式數字音頻系統而設計。這款高性能芯片以BelaSigna 200的架構和設計為基礎,可提供卓越的音質和無與倫比的靈活性。 BelaSigna 250集成了完整的音頻信號鏈,來自立體聲16位A / D轉換器或數字接口,可接受信號通過完全靈活的數字處理架構,可以直接連接到揚聲器的立體聲模擬線路電平或直接數字電源輸出。 獨特的並行處理架構 集成轉換器和電源輸出 超低功耗:20 MHz時5.0 mA; 1.8 V電源電壓 支持IP保護 智能電源管理,包括需要 88 dB系統動態範圍且系統噪聲極低的低電流待機模式 靈活的時鐘架構,支持高達33 MHz的速度 全系列可配置接口,包括:IS,PCM,UART,SPI,IC,GPIO...
發表於 04-18 19:43 176次 閲讀
BELASIGNA 250 16位音頻處理器,全立體聲2聲道,2聲道輸出

BELASIGNA 300 AM 帶AfterMaster HD的音頻處理器

信息BelaSigna®300AM是一款基於DSP的音頻處理器,能夠在包含主機處理器和/或外部I 基於S的單聲道或立體聲A / D轉換器和D / A轉換器。 AfterMaster HD是一種實時處理音頻信號的算法,可顯着提高響度,清晰度,深度和飽滿度。 br> BelaSigna 300 AM專門設計用於需要解決方案以克服小型或向下揚聲器(包括平板電視或耳機)限制的應用。 通常4執行AfterMaster HD時為-8 mA 尺寸為3.63 mm x2.68 mm x 0.92 mm(包括焊球)提供 包括一個快速的I 基於C的界面,用於下載和AfterMaster HD算法的一般配置,一個高度可配置的PCM接口,用於將數據流入和器件,高速UART,SPI端口和5個GPIO。 這些器件無鉛,無鹵素/ BFR,符合RoHS標準...
發表於 04-18 19:42 134次 閲讀
BELASIGNA 300 AM 帶AfterMaster HD的音頻處理器

AD567 12位電流輸出、微處理器兼容型DAC

信息優勢和特點 單芯片結構 雙緩衝鎖存器支持兼容8位微處理器 快速建立時間:500 ns(最大值,至±1/2 LSB) 片內集成高穩定性嵌入式齊納基準電壓源 整個温度範圍內保證單調性 整個温度範圍內保證線性度:1/2 LSB(最大值,AD567K) 保證工作電壓:±12 V或±15 V 欲瞭解更多信息,請參考數據手冊產品詳情AD567是一款完整的高速12位單芯片數模轉換器,內置一個高穩定性嵌入式齊納基準電壓源和一個雙緩衝輸入鎖存器。該轉換器採用12個精密、高速、雙極性電流導引開關和一個經激光調整的薄膜電阻網絡,可提供快速建立時間和高精度特性。微處理器兼容性通過片內雙緩衝鎖存器實現。輸入鎖存器能夠與4位、8位、12位或16位總線直接接口。因此,第一級鎖存器的12位數據可以傳輸至第二級鎖存器,避免產生雜散模擬輸出值。鎖存器可以響應100 ns的短選通脈衝,因而可以與現有最快的微處理器配合使用。AD567擁有如此全面的功能與高性能,是採用先進的開關設計、高速雙極性製造工藝和成熟的激光晶圓調整技術(LWT)的結果。該器件在晶圓階段進行調整,25°C時最大線性誤差為±1/4 LSB(K級),整個工作温度範圍內的線性誤差為±1/2 LSB。芯片的表面下(嵌入式...
發表於 04-18 19:24 188次 閲讀
AD567 12位電流輸出、微處理器兼容型DAC

AD557 DACPORT低成本、完整微處理器兼容型8位DAC

信息優勢和特點 完整的8位DAC 電壓輸出:0 V至2.56 V 內部精密帶隙基準電壓源 單電源供電:5 V (±10%) 完全微處理器接口 快速建立時間:1 xxs內電壓達到±1/2 LSB精度 低功耗:75 mW 無需用户調整 在工作温度範圍內保證單調性 規定了 T min至T max的所有誤差 小型16引腳DIP或20引腳PLCC封裝 低成本產品詳情AD557 DACPORT®是一款完整的電壓輸出8位數模轉換器,它將輸出放大器、完全微處理器接口以及精密基準電壓源集成在單芯片上。無需外部元件或調整,就能以全精度將8位數據總線與模擬系統進行接口。AD557 DACPORT的低成本和多功能特性是單芯片雙極性技術持續發展的結果。完整微處理器接口與控制邏輯利用集成注入邏輯(I2L)實現,集成注入邏輯是一種極高密度的低功耗邏輯結構,與線性雙極性製造工藝兼容。內部精密基準電壓源是一種取得專利的低壓帶隙電路,採用+5 V單電源時可實現全精度性能。薄膜硅鉻電阻提供在整個工作温度範圍內保證單調性工作所需的穩定性,對這些薄膜電阻進行激光晶圓調整則可實現出廠絕對校準,誤差在±2.5 LSB以內,因此不需要用户進行增益或失調電壓調整。新電路設計可以使電壓在800 ns內達到±...
發表於 04-18 19:12 156次 閲讀
AD557 DACPORT低成本、完整微處理器兼容型8位DAC

AD558 電壓輸出8位數模轉換器,集成輸出放大器、完全微處理器接口和精密基準電壓源

信息優勢和特點 完整8位DAC 電壓輸出:兩種校準範圍 內部精密帶隙基準電壓源 單電源供電:+5 V至+15 V 完全微處理器接口 快速建立時間:1 ±s內電壓達到±1/2 LSB精度 低功耗:75 mW 無需用户調整 在工作温度範圍內保證單調性 規定了 Tmin至Tmax的所有誤差 16引腳DIP和20引腳PLCC小型封裝 激光晶圓調整單芯片供混合使用產品詳情AD558 DACPORT®是一款完整的電壓輸出8位數模轉換器,它將輸出放大器、完全微處理器接口以及精密基準電壓源集成在單芯片上。無需外部元件或調整,就能以全精度將8位數據總線與模擬系統進行接口。這款DACPORT器件的性能和多功能特性體現了近期開發的多項單芯片雙極性技術成果。完整微處理器接口與控制邏輯利用集成注入邏輯(I2 L)實現,集成注入邏輯是一種極高密度的低功耗邏輯結構,與線性雙極性製造工藝兼容。內部精密基準電壓源是一種取得專利的低壓帶隙電路,採用+5 V至+15 V單電源時可實現全精度性能。薄膜硅鉻電阻提供在整個工作温度範圍內保證單調性工作所需的穩定性(所有等級器件),對這些薄膜電阻運用最新激光晶圓調整技術則可實現出廠絕對校準,誤差在±1 LSB以內,因此不需要用户進行增...
發表於 04-18 19:12 502次 閲讀
AD558 電壓輸出8位數模轉換器,集成輸出放大器、完全微處理器接口和精密基準電壓源

TMS320C5545 TMS320C5545 定點數字信號處理器

信息描述這些器件是 TI C5000定點數字信號處理器 (DSP) 產品系列的成員之一,適用於低功耗應用。 選擇。 定點 DSP 基於 TMS320C55x DSP 系列 CPU 處理器內核。C55x DSP 架構通過提升的並行性和節能性能實現高性能和低功耗。CPU 支持一個內部總線結構,此結構包含一條程序總線,一條 32 位讀取總線和兩條 16 位數據讀取總線,兩條數據寫入總線和專門用於外設和 DMA 操作的附加總線。這些總線可實現在一個單週期內執行高達四次 16 位數據讀取和兩次 16 位數據寫入的功能。此器件還包含四個 DMA 控制器,每個控制器具有 4 條通道,可在無需 CPU 干預的情況下提供 16 條獨立通道的數據傳送。每個 DMA 控制器在每週期可執行一個 32 位數據傳輸,此數據傳輸與 CPU 的運行並行並且不受 CPU 運行的影響。 C55x CPU 提供兩個乘積累積 (MAC) 單元,每個單元在一個單週期內能夠進行 17 位 × 17 位乘法以及 32 位加法。一箇中央 40 位算術和邏輯單元 (ALU) 由一個附加 16 位 ALU 提供支持。ALU 的使用受指令集控制,從而提供優化並行運行和功耗的能力。C55x CPU 內的地址單元 (AU) 和數據單元 (DU) 對這些資源進...
發表於 04-18 19:06 139次 閲讀
TMS320C5545 TMS320C5545 定點數字信號處理器